<tr id="b9v7n"><output id="b9v7n"><mark id="b9v7n"></mark></output></tr>
<var id="b9v7n"></var>

              close[X]
              您的購物車
              型號 數量 貨期
              查看購物車 結算

              DG645 低抖動多功能數字延遲脈沖發生器  

              DG645 低抖動多功能數字延遲脈沖發生器
              DG645 是一款多功能數字延遲/脈沖發生器,可提供精確定義的脈沖,重復頻率高達 10 MHz。與舊設計相比,該儀器提供了多項改進——更低的抖動、更高的精度、更快的觸發速率和更多的輸出。DG645 還具有以太網、GPIB 和RS-232接口,用于儀器的計算機或網絡控制。
               華東西北 Daisy Lee
              18602170419 同微信 可掃碼
               daisy@microphotons.com
               西南東北華中 Tina
              13124873453 同微信 可掃碼
               tina@microphotons.com
              產品型號 1
              貨號 操作 名稱
              A80170051  DG645 低抖動多功能數字延遲脈沖發生器   [PDF] 有效值抖動:<25 ps; 4 個脈沖輸出; 8 個延遲輸出(可選); 觸發速率:最大10 MHz    價格 : 請聯系客服 庫存/貨期:請咨詢客服
              總覽

              DG645 是一款多功能數字延遲/脈沖發生器,可提供精確定義的脈沖,重復頻率高達 10 MHz。與舊設計相比,該儀器提供了多項改進——更低的抖動、更高的精度、更快的觸發速率和更多的輸出。DG645 還具有以太網、GPIB 和RS-232接口,用于儀器的計算機或網絡控制。


              通用參數

              特點

              ·4脈沖,8延遲輸出(可選)

              ·<25 ps rms抖動

              ·觸發頻率達10 MHz

              ·精密速率發生器

              ·輕松與同步

              80 MHz鎖模激光器

              ·快速過渡時間

              ·卵形晶體或Rb時基(可選)

              ·以太網、GPIB和RS-232接口




              延遲發生器定時

              所有數字延遲發生器都通過計算快速時鐘(通常為100 MHz)的周期來測量時間間隔。大多數數字延遲發生器還具有較短的可編程模擬延遲,以實現比時鐘周期更精細的時間間隔。不幸的是,如果觸發與時鐘不同相,則可能會出現一個時序不確定性的時鐘周期(通常為10 ns)。

              DG645 通過測量觸發相對于內部時鐘的時序并補償模擬延遲來消除時序不確定性。這種方法可將抖動降低約100×并允許內部速率發生器以任何速率工作,而不僅僅是時鐘頻率的子倍數。


              時序圖




              觸發

              DG645 具有多種觸發模式。周期抖動小于 100 ps 的內部速率發生器可在 100 μHz 至 10 MHz 范圍內設置,分辨率為 1 μHz。具有可調閾值和斜率的外部觸發輸入可以觸發定時周期、突發周期或單次觸發。一鍵觸發單次射擊。線路觸發器與交流電源同步工作。后面板觸發抑制輸入可以在定時周期內禁用觸發器或任何脈沖輸出。

              DG645 通過觸發抑制和預縮放功能支持許多復雜的觸發要求。

              觸發器延遲設置連續觸發之間的最短時間。如果應用程序中的觸發事件產生顯著的噪聲瞬變,在生成下一個觸發器之前需要時間衰減,這將非常有用。觸發保持也可用于以輸入觸發速率的子倍數觸發DG645。

              觸發預縮放使DG645能夠以更快的信號源同步觸發,但觸發頻率是原始觸發頻率的子倍數。例如,DG645 可以以 1 kHz 的頻率觸發,但可以通過將觸發輸入預縮放 80,000 來與以 80 MHz 運行的鎖模激光器同步。此外,DG645還為每個前面板輸出包含一個單獨的預分頻器,使每個輸出能夠以觸發速率的子倍數運行。


              前面板輸出

              有五個前面板輸出:T0、AB、CD、EF 和 GH。The T0輸出在定時周期內置位。T的前緣0是零時間參考。編程延遲(A、B、C、D、E、F、G 和 H)設置為 0 s 至 2000 s,分辨率為 5 ps,以控制四個脈沖輸出的前沿和后沿的時序。

              每個前面板輸出可以驅動 50 Ω 負載,并具有 50 Ω源阻抗。輸出幅度可在 0.5 至 5.0 V 范圍內設置,輸出失調范圍可超過 ±2 VDC,以提供幾乎任何邏輯電平(NIM、ECL、PECL、CMOS 等)。在任何輸出幅度下,輸出轉換時間均小于2 ns。



              前面板輸出




              后面板輸出

              可選后面板輸出,支持各種應用。選項 1 提供 T05 V邏輯電平的輸出和8個編程延遲(A、B、C、D、E、F、G和H),轉換時間小于1 ns。選項2提供相同的輸出,但為30 V、100 ns脈沖,轉換時間小于5 ns,適用于高噪聲環境中的定時分配。選項 3 提供 8 個組合輸出,可在 5 V 邏輯電平下提供 1 至 4 個脈沖,轉換時間小于 1 ns。每個輸出具有 50 Ω源阻抗。



              組合輸出


              時基

              標準時基的精度為 5 ppm,抖動10-8,適用于許多應用。可選時基適用于需要更好速率和延遲精度或降低速率和延遲抖動的用戶。

              標準時基延遲1 s的時序誤差可高達5 μs,OCXO時基的時序誤差為200 ns,但銣時基的時序誤差僅為500 ps(校準后一年)。


              對于短延遲,抖動通常為 20 ps。但是,對于 1 s 延遲,標準時基可以貢獻高達 10 ns 的額外抖動,而可選時基貢獻的額外抖動不到 10 ps。




              時序誤差與延遲




              快速上升時間模塊

              DG645 前面板輸出的轉換時間小于 2 ns。SRD1 是一個內置于直插式 BNC 連接器中的附件,可將前面板輸出的上升時間縮短到 100 ps 以下。前面板最多可連接五個 SRD1,以減少所有輸出的上升時間。



              抖動與延遲




              規格:

              DG645 規格

              延遲
              頻道4 個獨立脈沖控制位置和寬度。8 個延遲通道可供選擇。
              (見下面的輸出選項)
              范圍0 到 2000 秒
              分辨度5 皮秒
              準確性1 ns + (時基誤差 × 延遲)
              抖動 (rms)

                 分機。觸發。到任何輸出

              ( Ext. trig. to any output)

                 T0到任何輸出

              25 ps + (時基抖動 × 延遲)


              15 ps + (時基抖動 × 延遲)
              觸發延遲85 ns(外部觸發到 T 0輸出)

              時基 (Timebases)

              標準
                 抖動 Jitter10 -8s/s
                 穩定性 Stability2 x 10 -6 (20 °C 至 30 °C)
                 老化 Aging5 (ppm/yr)
              Opt. 4 OCXO
                 抖動10 -11s/s
                 穩定2 x 10 -9 (20 °C 至 30 °C)
                 老化0.2 ppm/年
              Opt. 5 Rubidium(銣)
                 抖動10 -11s/s
                 穩定2 x 10 -10(20 °C 至 30 °C)
                 老化0.0005 ppm/yr
              外部輸入10 MHz ± 10 ppm,正弦 >0.5 Vpp,
              1 kΩ 阻抗
              輸出10 MHz,2 Vpp 輸入 50 Ω

              外部觸發器

              RateDC 至 1/(100 ns + 最長延遲)
              最大10 MHz
              臨界點±3.50 VDC
              坡 Slope在上升沿或下降沿觸發
              阻抗1 MΩ + 15 pF

              內部速率發生器(Internal Rate Generator)

              觸發模式Continuous, line or single shot
              速度100 uHz 至 10 MHz
              解析度1 μHz
              準確性與時基相同
              抖動 (rms 有效值)<25 ps(10 MHz/N 觸發率)
              <100 ps(其他觸發率)

              突發發生器

              Trigger to first T0

                 范圍(Range)

                 分辨率

              0 到 2000 秒
              5 ps
              脈沖之間的周期
                 范圍
                 分辨率

              100 ns 至 42.9 s
              10 ns
              每個突發的延遲周期1 至 2 32 - 1

              輸出(T 0、AB、CD、EF 和 GH)

              源阻抗50Ω
              過渡時間<2 納秒
              過沖<100 mV + 10 % 的脈沖幅度
              抵消±2V
              振幅0.5 至 5.0 V(電平 + 偏移<6.0 V)
              準確性100 mV + 5 % 脈沖幅度




               

              常規
              計算機接口GPIB (IEEE-488.2)、RS-232 和以太網。所有儀器功能都可以通過接口進行控制。
              非易失性存儲器可以存儲和調用九組儀器配置。
              Power<100 W,90 至 264 VAC,47 Hz 至 63 Hz
              尺寸8.5" × 3.5" × 13" (WHL)
              重量9 lbs.
              保修一年零件和人工材料和工藝缺陷




              輸出選項


              選項 1(延遲輸出)

              輸出數量8 個(后面板 BNC)
              輸出0 , A, B, C, D, E, F, G 和 H
              源阻抗50Ω
              過渡時間<1 納秒
              過沖<100 毫伏
              等級+5 V CMOS 邏輯
              脈沖特性
                   上升沿
                   下降沿

              At programmed delay

              25 ns after longest delay

              選項 2(高壓輸出)

              輸出數量8 個(后面板 BNC)
              輸出T 0 , A, B, C, D, E, F, G 和 H
              源阻抗50Ω
              過渡時間<5 納秒
              級別0 至 30 V 進入高阻抗,0 至 15 V 進入 50 Ω(幅度降低 1 %/kHz)
              脈沖特性
                   上升沿
                   下降沿

              At programmed delay

              100 ns after the rising edge

              選項 3(組合輸出)

              輸出數量8 個(后面板 BNC)
              輸出T 0 , AB, CD, EF, GH, (AB+CD), (EF+GH), (AB+CD+EF), (AB+CD+EF+GH)
              源阻抗50Ω
              過渡時間<1 納秒
              過沖<100 mV + 10 % 的脈沖幅度
              脈沖特性
                 T 0 , AB, CD, EF, GH延遲之間的時間邏輯高(Logic high for time between delays)
                 (AB+CD), (EF+GH)由給定通道的邏輯OR產生的兩個脈沖
                 (AB+CD+EF)由給定通道的邏輯OR產生的三個脈沖
                 (AB+CD+EF+GH)由給定通道的邏輯OR產生的四個脈沖

              選項 SRD1(快速上升時間模塊)

              上升時間<100 皮秒
              秋季時間<3 納秒
              抵消-0.8 V 至 -1.1 V
              振幅0.5V 至 5.0V
              加載50Ω











              使用本網站,即表示您同意我們使用cookie.它可以幫助更好地提供會員服務以及短時間內記錄您的瀏覽記錄
              已知曉 了解詳情
              提示

              国产无圣光一区二区三区四区